(科目コード: 8506220005JJ)

【改訂】第18版(2016-03-16)

【科目】電子工学特論

【科目分類】 専門科目 【選択・必修の別】選択 【学期・単位数】後期・1単位

【対象学科・専攻】 電子情報 5年

【担当教員】 木村 真也

【授業目標】

- ・マイクロプロセッサの設計を通して, Verilog HDLを用いた大規模論理回路の設計ができるようになること.
- ・設計したマイクロプロセッサをFPGA上に実装して動作確認すること.
- ・大規模デジタル・システムの設計方法を体得すること.

【教育方針・授業概要】

本科目の総授業時間数は(45分×2)×15回=22.5時間である.

電子工学特論IIは,「LSI工学I」「LSI工学II」「電子工学特論I」の総合演習科目に位置する科目である.モデル・アーキテクチャ(命令セットのみ規定)に対して,各自が機能拡張や命令コード設定,レジスタ・トランスファ・ロジック設計等を行ない,ハードウェア記述言語Verilog HDLを使用して設計および検証を行い,フィールド・プログラマブル・ゲート・アレイ(FPGA)上に実装を行う.命令セットを 1 \sim 3 に分け,次に示す 6 段階に分けて設計・実装を進める.

- ・ステップ 0 CPUのアーキテクチャ仕様の決定.
- ・ステップ1 命令セット1の範囲について,CPUとメモリを一体化した拡張状態遷移記述をVerilog HDLで作成し,シミュレーションにして設計検証する.
- ・ステップ2 ステップ1で作成したVerilog HDL記述を元にCPU部とメモリ部を分離した記述を作成し,シミュレーションを行い,CPU部をFPGAで実装テストする.
- ・ステップ3 命令セット2を加えたモデルを作成し,シミュレーションを行い,CPU部をFPGAで実装テストする.
- ・ステップ4 命令セット3を加えたモデルを作成し、シミュレーションを行い、CPU部をFPGAで実装テストする.
- ・ステップ5 データ・パス部と制御部を分離したモデルを作成し、シミュレーションを行い、CPU部をFPGAで実装テストする.

さらに時間があれば,高速化を目指す(ステップ6).

【教科書・教材・参考書 等】

参考書:コンピュータの原理と設計:木村真也・鹿股昭雄:自費出版

参考書:わかるVerilog HDL入門:木村真也: C Q出版社:978-4-7898-3756-9

参 考:「LSI工学I,II」講義ノート 参 考:「電子工学特論I」講義ノート

- ・Veritak (Verilogシミュレータ)
- Xilinx ISE WebPack
- ・高度ハードウェア実装システム(スタンドアローン版)
- ・ネットワーク対応高度ハードウェア実装システム

【授業形式・視聴覚・機器等の活用】

設計作業には試行錯誤が伴うため,スケジュール通りに進むとは限らない.状況に応じて時間外に補う必要がある. 【メッセージ】

設計作業には試行錯誤が伴うため,スケジュール通りに進むとは限らない.状況に応じて時間外に補う必要がある. 自宅のパソコンに開発環境をインストールすれば,ネットワーク経由で回路の実装テストが可能である.

【成績評価方法】

[後期] 設計した C P U の仕様書, Veri log HDL記述,シミュレーション結果,実装結果をレポートとして提出.達成度により判定する. ステップ 2 完了 = 7 0 点 ステップ 3 完了 = 8 0 点 ステップ 4 完了 = 9 0 点 ステップ 5 完了 = 9 1 点~9 5 点 ステップ 6 = 9 6 点~

【達成目標】

	評価方法	割合	達成目標		
テクチャ仕様の決	ステップ0~2(CPUのアーキテクチャ仕村	100 %	マイクロプロセッサの設計を通して , Verilog HDLを用いた大規模		
,C P U とメモリ	定.命令セット1の範囲について, CPUと		論理回路の設計ができる.および,設計したマイクロプロセッサを		
Verilog-HDLで作	を一体化した拡張状態遷移記述をVerilog-HDL		FPGA上に実装して動作確認できる.および,大規模デジタル・		
計検証する.ステ	成し、シミュレーションにして設計検証する		システムの設計ができる.		
を元にCPU部と	ップ1で作成したVerilog-HDL記述を元にCPし				
	メモリ部を分離した記述を作成し,シミュレ-				
-	ンを行い,CPU部をFPGAで実装テストす				
) 70%				
たモデルを作成し	ステップ3(命令セット2を加えたモデルを作				
	,シミュレーションを行い,CPU部をFP(
- д. С	実装テストする.)10%				
たモデルを作成し	ステップ4(命令セット3を加えたモデルを作				
	,シミュレーションを行い,CPU部をFP(
oneer rome	実装テストする。)5%				
御部を分離したモ	ステップ5(データ・パス部と制御部を分離し				
	デルを作成し、シミュレーションを行い、CI				
•	をFPGAで実装テストする.)5%				
	ステップ6(高速化を検討したモデルを作成し				
	ミュレーションを行い、CPU部をFPGAで				
MET TO A CAR	テストする.)5%				
の割合け次のとも					
•	りである。実装モデル記述(60%)テスト				
	チ記述(10%)テスト・プログラム記述(
)FPGA美袋試験作)シミュレーション結果(10%)FPGA実装				
	業およひ結果(10%)				
	業および結果(10%)		₩ 555 - 		

【本校の学習・教育目標】

- (C) 技術的問題解決のための専門分野の基本的知識を身に付ける 各学科における専門科目を学習することにより、技術的課題を理解し対応できる
- (D) 技術的課題を分析し、解決するためのシステムをデザインする基礎能力を身に付ける
- (D-1) 自然科学、基礎工学、専門工学の知識を用いて、現実の技術的課題を理解し、それを解決するための工夫ができる

【JABEE評価】

- (d) 該当する分野の専門技術に関する知識とそれらを問題解決に応用できる能力(分野別要件) 工学(複合融合・新領域)分野の分野別基準
- (d-2-b) いくつかの工学の基礎的知識・技術を駆使して実験を計画・遂行し、データを正確に解析し、工学的に考察し、かつ説明・説得する能力
- (d-2-c) 工学の基礎的な知識・技術を統合し、創造性を発揮して課題を探求し、組み立て、解決する能力

【授業計画】(電子工学特論

〔授業計画】(電	『子工学特論)			
回数	授業の主題	内容	レポート	宿題
第1回	ガイダンス	・モデル・アーキテクチャの解説		
第2回~第3回	ステップ 0 アーキテクチャの	・レジスタ・セット決定	・レポート1(
	決定	・命令セット決定	アーキテクチャ	
		・命令コード決定	仕様,命令コー	
		・テスト・プログラムのアセンブル	ド表,メタ・ア	
			センブラ用命令	
			コード定義ファ	
			イル,テスト・	
			プログラム・ア	
			センブル結果)	
第4回~第7回	ステップ1 CPU・メモリー	・補助レジスタの検討	・レポート2(
	体モデルの作成(命令セット1	・命令のレジスタ・トランスファ・ロジック (RTL)	全レジスタ仕様	
	の範囲)	設計	, RTL, Veri	
		・Verilog HDLによるモデル化	log HDL記述,	
		・テスト・ベンチの作成	シミュレーショ	
		・シミュレーションによる動作検証	ン結果)	
第8回~第9回	ステップ2 CPU・メモリ分	・Verilog HDLによるモデル化	・レポート3(
	離モデルの作成と実装(命令セ	・テスト・ベンチの作成	Verilog HDL記	
	ット1の範囲)	・シミュレーションによる動作検証	述 , シミュレー	
		・FPGA実装用最上位モジュールの作成	ション結果,回	
		・FPGA実装試験	路規模・動作速	
			度データ)	
第10回~第1	ステップ3 命令セット2を加	・Verilog HDLによるモデル化	・レポート4(
1 回	えたモデルの作成と実装	・テスト・ベンチの作成	Verilog HDL記	
		・シミュレーションによる動作検証	述 , シミュレー	
		・FPGA実装試験	ション結果,回	
			路規模・動作速	
			度データ)	
第12回	ステップ4 命令セット3を加	・Verilog HDLによるモデル化	・レポート5(
	えたモデルの作成と実装	・テスト・ベンチの作成	Verilog HDL記	
		・シミュレーションによる動作検証	述 , シミュレー	
		・FPGA実装試験	ション結果,回	
			路規模・動作速	
			度データ)	
第13回~第1	ステップ5 データ・パス部/	・データ・パス部構成の設計	・レポート6(
5 回	制御部分離モデルの作成と実装	・Verilog HDLによるモデル化	データ・パス部	
		・テスト・ベンチの作成	構成図,データ	
		・シミュレーションによる動作検証	・パス部制御信	
		・FPGA実装試験	号一覧表,Veri	
			log HDL記述,	
			シミュレーショ	
			ン結果,回路規	
			模・動作速度デ	
			ータ)	